快科技8月21日消息，据媒体报道，英伟达宣布将自研基于3nm工艺的HBM内存Base Die，预计于2027年下半年进入小规模试产阶段，此举旨在弥补其在HBM领域的技术与生态短板。未来，英伟达的HBM供应链将转向采用“内存原厂DRAM Die + 英伟达自研Base Die”的组合模式，标志着其在高性能计算存储架构中进一步深化垂直整合。
HBM已成为打破AI芯片“存储墙”的关键。从A100到Blackwell Ultra系列，HBM在芯片物料成本（BOM）中的占比已超过50%。目前该市场由SK海力士、三星和美光主导，其中SK海力士市占率最高。随着HBM4时代的到来，传输速率需突破10Gbps，Base Die必须采用先进逻辑制程，其制造将依赖台积电等晶圆代工厂。
英伟达自研Base Die不仅为了增强供应链议价能力，更着眼于引入高性能特性，提升HBM与GPU/CPU间的数据传输效率，进一步巩固其对NVLink-Fusion开放架构生态的掌控。这一战略将冲击现有存储芯片厂商。英伟达的入局将打破以SK海力士为代表的存储原厂的技术壁垒，使其角色从整体解决方案提供者转向组件供应商。同时，混合键合、新型中介层等配套技术的需求预计将大幅增长，推动上游材料与设备产业发展。
尽管英伟达自研Base Die方案可能难以被CSP大厂直接采用，但其模组化设计有望使联发科、世芯等合作伙伴受益。随着英伟达与SK海力士竞相推进HBM4量产进程，HBM市场即将迎来新一轮竞争与格局重塑。
英伟达计划自研HBM内存Base Die：2027下半年试产以补短板
【本文结束】出处：快科技
- 本文固定链接: http://4218.cn/articles/62650.html
- 转载请注明: zhiyongz 于 科技资讯 发表
